Jtag 专区 Jtag 技术讨论,及Jtag 仪器使用

主题: JTAG是一种所谓的边界扫描技术

主题工具  
Denis
Denis 的头像
MFC会员

级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93122小时 | 升级还需:NAN小时
 
注册日期: 2002-02-01
帖子: 5451
积分:122
精华:28
现金:4422通币
资产:2147488069通币
致谢数: 10
获感谢文章数:136
获会员感谢数:284
Denis 是一个将要出名的人
JTAG是一种所谓的边界扫描技术

发表于 2011-04-29, 14:01
#1

边扫描测试是在20世纪80年代中期作为解决PCB物理访问问题的JTAG接口发展起来的,这样的问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路,以形成全面的电路板级测试协议。利用边界扫描--自1990年以来的行业标准IEEE 1149.1--您甚至能够对最复杂的装配进行测试、调试和在系统设备编程,并且诊断出硬件问题。
  边界扫描的优点:
  通过提供对扫描链的IO的访问,可以消除或极大地减少对电路板上物理测试点的需要,这就会显著节约成本,因为电路板布局更简单、测试夹具更廉价、电路中的测试系统耗时更少、标准接口的使用增加、上市时间更快。除了可以进行电路板测试之外,边界扫描允许在PCB贴片之后,在电路板上对几乎所有类型的CPLD和闪存进行编程,无论尺寸或封装类型如何。在系统编程可通过降低设备处理、简化库存管理和在电路板生产线上集成编程步骤来节约成本并提高产量。
  边界扫描原理:
  IEEE 1149.1 标准规定了一个四线串行接口(第五条线是可选的),该接口称作测试访问端口(TAP),用于访问复杂的集成电路(IC),例如微处理器、DSP、ASIC和CPLD。除了TAP之外,混合IC也包含移位寄存器和状态机,以执行边界扫描功能。在TDI(测试数据输入)引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO(测试数据输出)引线上离开芯片。边界扫描逻辑由TCK(测试时钟)上的信号计时,而且TMS(测试模式选择)信号驱动TAP控制器的状态。TRST(测试重置)是可选项。根据相关数据手册中的说明,TRST、TDI、TMS、TCK引脚上需要接一个10KΩ的上拉电阻。
  在PCB上可串行互连多个可兼容扫描功能的IC,形成一个或多个扫描链,每一个链都由其自己的TAP。每一个扫描链提供电气访问,从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中,IC执行其预定功能,就好像边界扫描电路不存在。但是,当为了进行测试或在系统编程而激活设备的扫描逻辑时,数据可以传送到IC中,并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心,将信号从设备引线发送到PCB上,读出PCB的输入引线并读出设备输出。
  在嵌入式系统设计中,一些高档的微处理器都带有JTAG接口,方便多目标系统进行测试,同时还可以实现flash编程。


书签
当前查看此主题的会员: 1 (0 位会员和 1 位游客)
 
主题工具
发帖规则
不可以发表新主题
不可以发表回复
不可以上传附件
不可以编辑自己的帖子

启用 BB 代码
论坛启用 表情符号
论坛启用 [IMG] 代码
论坛禁用 HTML 代码

论坛跳转:
版权所有 ©1999 - 2018 通信网坛
所有时间均为北京时间。现在的时间是 19:59