Jtag 专区 Jtag 技术讨论,及Jtag 仪器使用

主题: Jtag 国际标准测试协议

主题工具  
Denis
Denis 的头像
MFC会员


级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时级别:NAN | 在线时长:-93124小时 | 升级还需:NAN小时
 
注册日期: 2002-02-01
帖子: 5446
积分:122
精华:28
现金:4405通币
资产:2147488052通币
致谢数: 10
获感谢文章数:136
获会员感谢数:284
Denis 是一个将要出名的人
Jtag 国际标准测试协议

发表于 2011-04-29, 14:00
#1

JTAG也是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为:TCK为测试时钟输入;TDI为测试数据输入,数据通过TDI引脚输入JTAG接口;TDO为测试数据输出,数据通过TDO引脚从JTAG接口输出;TMS为测试模式选择,TMS用来设置JTAG接口处于某种特定的测试模式;TRST为测试复位,输入引脚,低电平有效。

  TI还定义了一种叫SBW-JTAG的接口,用来在引脚较少的芯片上通过最少的利用引脚实现JTAG接口,它只有两条线,SBWTCK,SBWTDIO。实际使用时一般通过四条线连接,VCC,SBWTCK,SBWTDIO,GND,这样就可以很方便的实现连接,又不会占用大量引脚。

  JTAG最初是用来对芯片进行测试的,基本原理是在器件内部定义一个TAP(Test Access Port测试访问口)通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。现在,JTAG接口还常用于实现ISP(In-System Programmable;在线编程),对FLASH等器件进行编程。

  JTAG编程方式是在线编程,传统生产流程中先对芯片进行预编程后再装到板上因此而改变,简化的流程为先固定器件到电路板上,再用JTAG编程,从而大大加快工程进度。JTAG接口可对PSD芯片内部的所有部件进行编程。

  在硬件结构上,JTAG 接口包括两部分:JTAG 端口和控制器。与JTAG 接口兼容的器件可以是微处理器(MPU)、微控制器(MCU)、PLD、CPL、FPGA、DSP、ASIC 或其它符合IEEE1149.1 规范的芯片。IEEE1149.1 标准中规定对应于数字集成电路芯片的每个引脚都设有一个移位寄存单元,称为边界扫描单元BSC。它将JTAG 电路与内核逻辑电路联系起来,同时隔离内核逻辑电路和芯片引脚。由集成电路的所有边界扫描单元构成边界扫描寄存器BSR。边界扫描寄存器电路仅在进行JTAG 测试时有效,在集成电路正常工作时无效,不影响集成电路的功能。


书签
当前查看此主题的会员: 1 (0 位会员和 1 位游客)
 
主题工具
发帖规则
不可以发表新主题
不可以发表回复
不可以上传附件
不可以编辑自己的帖子

启用 BB 代码
论坛启用 表情符号
论坛启用 [IMG] 代码
论坛禁用 HTML 代码

论坛跳转:
版权所有 ©1999 - 2018 通信网坛
所有时间均为北京时间。现在的时间是 15:39